# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-324938

(43) Date of publication of application: 25.11.1994

(51)Int.Cl.

G06F 12/06 G06F 15/78 G11C 16/06

(21)Application number: 05-109156

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22) Date of filing:

11.05.1993


(72)Inventor: INOUE HIROHIKO

# (54) ONE-CHIP MICROCOMPUTER

# (57)Abstract:

PURPOSE: To suppress a chip area small by performing the operation of a RAM for storing the arithmetic result of a CPU or the like also by a ROM using an electric erase and write enable nonvolatile memory.

CONSTITUTION: A flash EEPROM is used for a ROM 20, a read control signal from a CPU 10 is outputted through a control signal line 3c to a control circuit 4c, a read address is outputted to an address bus 1, a series of operations for fetching an instruction from this address of the ROM 20 through a data bus 2 and executing it are repeated, on the other hand, when storing the arithmetic result of the CPU 10, a write control signal and a designating signal for an area to be erased are outputted through a control signal line 3d to a control circuit 4d, the designated area is erased, and the arithmetic result of the CPU 10 is stored.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against

examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特齐/广(J P)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-324938

(43)公徽日 平成6年(1994)11月26日


(51) lot.C1* G 0 d F 12/0 15/7	8 61Q A	<b>聚</b> 变。			技術表示個所		
G1 1C 16/0	<b>y</b>	G11C	17/ 00	3 0 B	2		
		***	未開北 開東	<b>EOS</b> 2	OL	(全 4 頁)	
(21) 出版為月	<b>传展平</b> 5~109158	(71) 出版人	The state of the s				
C22) HIME	平成5年(1998) 6月11日	(72) 発明者	三菱電腦株式 東京都千代田 井上 博摩 兵庫原伊丹市 株式会社北伊/	区が1の内 商家4丁	<b>8 1 🐠</b>		
		(74)代組人	<b>非理士 高田</b>	4			

# (54) 【発明の名称】 ワンチップマイクロコンピュータ

### (57)【要約】

【目的】 OPU の演算結果等を格納するRAM の働きを電気的消去書き込み可能な不揮発性メモリを用いたROM に 兼用させてチップ面積を小さく抑える。

【構成】 フラッシュ E2 PROMをROM 20に用い、CPU 10 からの読み出し制御信号を制御信号線3cを介して制御回路4cに出力するとともに読み出しアドレスをアドレスパス1に出力し、ROM 20のこのアドレスからデータパス2を介して命令を取り込み実行する一連の動作を繰り返す一方、CPU 10の演算結果を格納する場合は書き込み制御信号及び消去すべき領域の指定信号を制御信号線3dを介して制御回路4dに出力し、指定した領域を消去してCPU 10の演算結果を格納する。



1 : メドレッガズ 2 : メータパス 3 c : 3 c : 制御信号線

# 【特許請求の範囲】

【請求項1】 所定領域以外の領域が複数プロックに分割された電気的消去書き込み可能なフラッシュ型不揮発性メモリからなるROM と、該ROM からデータ読み出しのみを行なうように制御する第1の制御回路と、該ROM の複数プロックに分割された領域の所定プロックを指定して該プロックのデータを一斉に消去し、該プロックに新たにデータを書き込む第2の制御回路と、第2の制御回路と的記複数プロックとをそれぞれ接続する制御信号線とを備えたことを特徴とするワンチップマイクロコンピュータ。

[請求項2] 電気的消去書き込み可能型の不揮発性メモリからなるROM と、 跡OM からデータ読み出しのみを行なうように制御する第1の制御回路と、 該所定領域以外の該ROM の領域に含まれる所定範囲を指定して該所定範囲のデータを消去し、新たにデータを書き込む第2の制御回路とを備えたことを特敵とするワンチップマイクロコンピュータ。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、E2 PROMを内蔵するワンチップマイクロコンピュータ(以下、ワンチップ マイコンと略記する)に関する。

[0002]

【従来の技術】図4に従来のワンチッフマイコンの構成を示すプロック図である。図中、10はDPU、30はDROMからなるプログラム格納用のROM、40はDPU、10の演算結果を格納するRAMであって、OPU 10とROM 30、RAM 40とはアドレスパス1及びデータパス2によってそれぞれ接続されている。また、OPU 10は読み出しノ書き込みの制御回路4を介して制御信号線34によりROM 30と接続され、さらに、読み出しノ書き込みの制御回路4を介して、制御信号線36によりRAM 40と接続される。

【0003】次に、動作について説明する。プログラムの実行時、OPU 10は読み出しを指示する制御信号を制御信号を制御信号線3 aに出力するとともに、実行すべき命令が格納されているROM 30のアドレスをアドレスパス・1に出力し、ROM 30のそのアドレスからデータパス2を介して命令を取り込んで命令を実行するという一連の動作を繰り返してプログラムを実行する。

【0.0.0.4】 CPU 10はこの一連の動作の中で演算結果を格納する必要が生じると、書き込みを指示する制御信号を制御信号線36に出かするとともに、演算結果を格納するRAM 40のアドレスにデータバス 2を介して演算結果を格納する。

【0005】また、一連の動作の中でRAM 40から演算情 果を読み出す必要が生じると、OPU10は読み出しを指示 する制御信号を制御信号線3aを介して制御回路4aに出力 するとともに、読み出すべき演算結果が格納されている RAM 40のアドレスをアドレスパス 1 に出力し、RAM 40の そのアドレスからデータパス 2 を介して演算結果を取り 込む。

### [0006]

【発明が解決しようとする課題】以上のように、不揮発性メモリとしてEPROMを内蔵する従来のワンチップマイコンでは、EPROMがデータを電気的消去書き込みの不可能なメモリ素子であるので、プログラムを格納するROMと別に、CPUの演算結果を書き込むRAMを搭載する必要があってチップ面積が大きくなるという問題がある。

【000月】本発明はこのような問題点を解決するためになされたものであって、電気的消去書き込み可能な不 操発性メモリをRDM(に用いることによりRAM)を不要としてチップ面積を小さく抑えるワンチップマイコンの提供。 を目的とする。

### [0008]

【課題を解決するための手段】第1の発明に係るワンデップマイコンは、プログラム格納用等、消去書き込みを禁止したい所定領域以外の領域が複数プロックに分割された電気的消去書き込み可能なフラッジュ型の不揮発性メモリをROM に用い、ROM からの読み出しのみを行なう第1の制御回路と、複数プロックに分割された領域の所定のフロックに接続された制御信号線を介してこのプロックのデータを一斉に消去して新たにデータを書き込む第2の制御回路とを備えたことを特徴とする。

【0009】第2の発明に係るワンチップマイコンは、電気的消去書き込み可能型の不揮発性メモリをROM に用い、ROM からの読み出しのみを行なう第1の制御回路と、ROM のこの所定領域以外の領域の所定範囲のデータを消去して新たにデータを書き込む第2の制御回路とを備えたことを特徴とする。

### [0010]

【作用】第1の発明に係るワンチップマイコンは、第1の制御回路はROM からの読み出じのみを行なうように制御してプログラム等の格酔領域の消去書き込みを禁止する一方、第2の制御回路は複数プロックに分割されたROMの領域のプロックを、このプロックに接続された制御信号線を介して指定してデータを一斉に消去し、CPUの演奏情果等のデータをこのプロックに書き込む。

【0011】第2の発明に係るワンチップマイコンは、第1の制御回路はROM からのプログラム等読み出じのみを行うように制御じてプログラム等の格納領域の消去書き込みを禁止する一方、第2の制御回路は所定領域以外の所定範囲を、例えばアドレスで指定してこの範囲のデータを消去し、CPU の演算結果等のデータをこの範囲に書き込む。

## [0012]

【実施例】以下、本発明をその実施例を示す図に基づい で記録する

実施例1、図1は本発明に係るワンチップマイコンの構

成を示すフロック図である。図中、10はCPU、20はフロークラム格的用領域及びCPU 10の演算結果格酔用領域を有するフラッシュ、E2 PROMからなるROMであって、CPU 10とROM 20とはアドレスパス1及びデータパス2によって接続されている。また、CPU 10は読み出しノ書き込みの制御回路40を介して制御信号線36によりROM 20のブログラム格酔用領域と接続され、さらに、読み出しノ書き込みの制御回路40を介して制御信号線36によりROM 20の演算結果格酔用領域と接続される。

【00.1.3】図2は図1に示すワンチッフマイコンの一実施的におけるROM 20の演算結果格納用領域及び制御回路4d近辺のプロック図である。ROM 20の演算結果格納用領域は4つのプロック(プロック1~4)に分割されており、制御回路4dは各プロックと制御信号線2dを介してそれぞれ接続されている。

【00.14】次に、動作について説明する。フログラムの実行時、CPU 10は読み出しを指示する制御信号を制御信号を制御信号線3cに出力するとともに、実行すべき命令が格納されているROM 20のアドレスをアドレスバス1に出力し、ROM 20のそのアドレスからデータバス2を介して命令を取り込んで命令を実行するという一連の動作を繰り返してプログラムを実行する。

【DO 15】OPU 10はこの一連の動作の中で演算結果を格納する必要が生じると、書き込みを指示する制御信号とともに、演算結果を格納すべく消去するROM 200プロックを指定する信号を制御信号総合に出かし、制御回路4dはこの信号を分析して消去すべきプロックに対して信号を出力してそのプロック内のデータを一斉消去する。その後、消去したプロックの先頭アドレスから最終アドレスへ、又は最終アドレスから先頭アドレスへ向けてOPU 10の演算結果を順次格納する。

【0016】また、一連の動作の中でROM 20から演算結果を読み出す必要が生じると、CPUIOは読み出しを指示する制御信号を制御信号線30を介して制御回路40に出かするとともに、読み出すべき演算結果が格納されているROM 20のアドレスをアドレスパス・1に出かし、ROM 20のそのアドレスからデータバス・2を介して演算結果を取り込む。

【0.0 1.7】実施例2、図3は図1に示すウンチップマンイコンの他の実施例におけるROM 20の演算結果格納用領

域及び制御回路40近辺のプロック圏である。本実施例では、制御回路40とROM 20の演算結果格納用領域とは1本の制御信号線3dで接続されている。

【00:18】次に、動作について説明する。なお、CPU 10の一連の動作は第1の実施例と同じであるので説明を省略する。CPU 10はこの一連の動作の中で演算結果を格納する必要が生じると、書き込みを指示する範囲の先頭アドレスと最終アドレスとを制御信号線2dに出カレ、制御回路4dはこの先頭アドレスと最終アドレスとを分解し、制御信号線2dを介してROM 20に消去すべき範囲の先頭アドレス(アドレスS)と最終アドレス(アドレスE)との、制御信号を送り、アドレスSとアドレスEの間のデータを消去する。その後、消去した範囲の先頭アドレスへ、同けてCPU 10の演算結果を順次格納する。

【00:19】なお、一連の動作の中でRM 20の所定アドンスから演算結果を読み出す動作は実施例1と同様であるので説明を省略する。

[00 20]

【発明の効果】以上のように、本発明のワンチップマイコンは、電気的消去書き込み可能な不揮発性メモリを配がに用いて、ROMの所定領域は設み出しのみを行なうように制御し、この領域以外の領域へのデータ書き込みを可能とすることにより、RAMが不要となりチップ面積を、小さく抑えるという優れた効果を奏する。

【図面の簡単な説明】

【図1】本発明に係るワンチップマイコンのプロック図。 である。

【図2】図1に示すワンチップマイコンの一実施例の一部プロック図である。

【図3】図1 に示すワンチップマイコンの他の実施例の 一部プロック図である。

【図4】従来のワンチップマイコンのプロック図である。


【符号の説明】

3c, 3d 制御信号線


4c, 4d 制御回路

10 CPU

20 ROM



1:7円次代表。 2:デッタバス 3:003551**月前日**元章



【手続補正書】

【提出日】平成5年9月10日

【手続補正1】

【補正対象書頗名】明細書

【補正対象項目名】000.5

【補正方法】変更

【補正内容】

【0005】また、一連の動作の中でRAM 40から演算績

果を読み出す必要が生じると、CPU10は読み出しを指示する制御信号を制御信号線3bを介して制御回路4bに出かするとともに、読み出すべき演算結果が格納されている RAM 40のアドレスをアドレスパス1に出力し、RAM 40のそのアドレスからデータパス2を介して演算結果を取り込む。